書馨卡幫你省薪 2024個(gè)人購書報(bào)告 2024中圖網(wǎng)年度報(bào)告
歡迎光臨中圖網(wǎng) 請 | 注冊
> >>
可編程邏輯器件與EDA技術(shù)

可編程邏輯器件與EDA技術(shù)

作者：丁山編
出版社：機(jī)械工業(yè)出版社出版時(shí)間：2018-01-01
開本： 32開 頁數(shù)： 280
本類榜單：教材銷量榜
中 圖 價(jià):¥22.1(4.9折) 定價(jià)  ¥45.0 登錄后可看到會(huì)員價(jià)
加入購物車 收藏
運(yùn)費(fèi)6元，滿39元免運(yùn)費(fèi)
?新疆、西藏除外
溫馨提示：5折以下圖書主要為出版社尾貨，大部分為全新（有塑封/無塑封），個(gè)別圖書品相8-9成新、切口
有劃線標(biāo)記、光盤等附件不全詳細(xì)品相說明>>
本類五星書更多>

可編程邏輯器件與EDA技術(shù) 版權(quán)信息

可編程邏輯器件與EDA技術(shù) 本書特色

本書根據(jù)以提高工程設(shè)計(jì)能力為目的，深入淺出的對EDA技術(shù)、VHDL硬件描述語言、FPGA開發(fā)應(yīng)用及相關(guān)知識(shí)做了系統(tǒng)和完整的介紹，使讀者通過本書的學(xué)習(xí)與實(shí)驗(yàn)，能初步了解和掌握EDA的基本內(nèi)容及實(shí)用技術(shù)。本書包括EDA的基本知識(shí)、常用EDA工具的使用方法和目標(biāo)器件的結(jié)構(gòu)原理、以向?qū)问胶蛯?shí)例為主的方法介紹多種不同的設(shè)計(jì)方法、對VHDL的設(shè)計(jì)優(yōu)化以及基于EDA技術(shù)的典型設(shè)計(jì)項(xiàng)目。各章都安排了習(xí)題和針對性較強(qiáng)的實(shí)驗(yàn)與設(shè)計(jì)。書中例舉的大部分VHDL設(shè)計(jì)實(shí)例和試驗(yàn)實(shí)現(xiàn)EDA工具平臺(tái)是Vivado集成開發(fā)環(huán)境，硬件平臺(tái)是Basys3Artix—7FPGA開發(fā)平臺(tái)。并在EDA實(shí)驗(yàn)系統(tǒng)上通過硬件測試。本書可作為高等院校電子工程、通信、工業(yè)自動(dòng)化、計(jì)算機(jī)應(yīng)用技術(shù)、儀器儀表、數(shù)字信號(hào)或圖像處理等學(xué)科的本科生或研究生的電子設(shè)計(jì)、EDA技術(shù)課程和VHDL硬件描述語言的教材及實(shí)驗(yàn)指導(dǎo)書，同時(shí)也可以作為相關(guān)專業(yè)人員的自學(xué)參考書。

可編程邏輯器件與EDA技術(shù) 內(nèi)容簡介

本書根據(jù)以提高工程設(shè)計(jì)能力為目的，深入淺出的對EDA技術(shù)、VHDL硬件描述語言、FPGA開發(fā)應(yīng)用及相關(guān)知識(shí)做了系統(tǒng)和完整的介紹，使讀者通過本書的學(xué)習(xí)與實(shí)驗(yàn)，能初步了解和掌握EDA的基本內(nèi)容及實(shí)用技術(shù)。本書包括EDA的基本知識(shí)、常用EDA工具的使用方法和目標(biāo)器件的結(jié)構(gòu)原理、以向?qū)问胶蛯?shí)例為主的方法介紹多種不同的設(shè)計(jì)方法、對VHDL的設(shè)計(jì)優(yōu)化以及基于EDA技術(shù)的典型設(shè)計(jì)項(xiàng)目。各章都安排了習(xí)題和針對性較強(qiáng)的實(shí)驗(yàn)與設(shè)計(jì)。書中例舉的大部分VHDL設(shè)計(jì)實(shí)例和試驗(yàn)實(shí)現(xiàn)EDA工具平臺(tái)是Vivado集成開發(fā)環(huán)境，硬件平臺(tái)是Basys3Artix—7FPGA開發(fā)平臺(tái)。并在EDA實(shí)驗(yàn)系統(tǒng)上通過硬件測試。本書可作為高等院校電子工程、通信、工業(yè)自動(dòng)化、計(jì)算機(jī)應(yīng)用技術(shù)、儀器儀表、數(shù)字信號(hào)或圖像處理等學(xué)科的本科生或研究生的電子設(shè)計(jì)、EDA技術(shù)課程和VHDL硬件描述語言的教材及實(shí)驗(yàn)指導(dǎo)書，同時(shí)也可以作為相關(guān)專業(yè)人員的自學(xué)參考書。

可編程邏輯器件與EDA技術(shù) 目錄

前　言
第１ 章　緒論 １
１. １。牛模 技術(shù)概要 １
１. １. １。牛模 技術(shù)的含義 １
１. １. ２。牛模 技術(shù)的發(fā)展歷程 １
１. １. ３。牛模 的基本特征 ３
１. １. ４。牛模 技術(shù)的優(yōu)勢 ５
１. ２。牛模 技術(shù)的實(shí)現(xiàn)目標(biāo) ７
１. ３　硬件描述語言 ８
１. ３. １。郑龋模 ８
１. ３. ２　Ｖｅｒｉｌｏｇ ＨＤＬ ９
１. ３. ３。郑龋模 和Ｖｅｒｉｌｏｇ ＨＤＬ 的比較 ９
１. ４　常用的ＥＤＡ 工具 １０
１. ４. １　設(shè)計(jì)輸入編輯器 １１
１. ４. ２　綜合器 １１
１. ４. ３　仿真器 １３
１. ４. ４　適配器 １３
１. ４. ５　編程下載 １４
１. ５。牛模 的工程設(shè)計(jì)流程 １４
１. ６。郑椋觯幔洌 概述 １７
１. ７。牛模 技術(shù)的發(fā)展趨勢 １７
本章小結(jié) １９
習(xí)題 １９
第２ 章。茫校蹋 與ＦＰＧＡ 的結(jié)構(gòu)原理 ２０
２. １　ＰＬＤ 概述 ２０
２. １. １。校蹋 入門 ２０
２. １. ２　常見的ＰＬＤ ２１
２. １. ３。校蹋 的優(yōu)點(diǎn) ２２
２. １. ４。校蹋 的發(fā)展趨勢 ２３
２. ２　簡單ＰＬＤ 的結(jié)構(gòu)原理 ２４
２. ２. １　邏輯符號(hào)表示方法 ２５
２. ２. ２。校遥希 的結(jié)構(gòu)原理 ２５
２. ２. ３。校蹋 的結(jié)構(gòu)原理 ２６
２. ２. ４。校粒 的結(jié)構(gòu)原理 ２６
２. ２. ５。牵粒 的結(jié)構(gòu)原理 ３１
２. ３。茫校蹋 的結(jié)構(gòu)原理 ３５
２. ３. １。茫校蹋 的基本結(jié)構(gòu) ３５
２. ３. ２　基于乘積項(xiàng)的可編程邏輯器件 ３６
２. ４。疲校牵 的結(jié)構(gòu)原理 ３９
２. ４. １　查找表型ＦＰＧＡ 的邏輯結(jié)構(gòu) ４１
２. ４. ２　Ｘｉｌｉｎｘ 公司７ 系列ＦＰＧＡ 簡介 ４３
２. ４. ３。疲校牵 與ＣＰＬＤ 的區(qū)別 ４７
２. ５　硬件測試 ４８
２. ６。茫校蹋/ ＦＰＧＡ 的編程與配置 ４９
２. ７。拢幔螅螅 開發(fā)板介紹 ５０
２. ７. １　電源電路 ５１
２. ７. ２　ＬＥＤ 燈電路和數(shù)碼管電路 ５１
２. ７. ３　按鍵電路和撥碼開關(guān)電路 ５２
２. ７. ４。郑牵 顯示電路和Ｉ/ Ｏ 擴(kuò)展電路 ５３
本章小結(jié) ５３
習(xí)題 ５４
第３ 章　ＶＨＤＬ 入門基礎(chǔ) ５５
３. １。郑龋模 的基本結(jié)構(gòu) ５５
３. １. １　實(shí)體 ５６
３. １. ２　結(jié)構(gòu)體 ５７
３. １. ３　庫、程序包和配置 ５７
３. ２。郑龋模 的文字規(guī)則 ５９
３. ２. １　數(shù)字型文字 ６０
３. ２. ２　字符串型文字 ６０
３. ２. ３　標(biāo)識(shí)符 ６０
３. ２. ４　下標(biāo) ６１
３. ３　ＶＨＤＬ 的數(shù)據(jù)對象 ６２
３. ３. １　常數(shù) ６２
３. ３. ２　變量 ６２
３. ３. ３　信號(hào) ６２
３. ３. ４　文件 ６３
３. ４。郑龋模 的數(shù)據(jù)類型 ６３
３. ４. １。郑龋模 預(yù)定義數(shù)據(jù)類型 ６４
３. ４. ２　用戶自定義數(shù)據(jù)類型 ６７
３. ４. ３　數(shù)據(jù)類型間的轉(zhuǎn)換 ６８
Ⅵ
３. ５。郑龋模 的操作符 ６９
３. ６。郑龋模 預(yù)定義屬性 ７３
本章小結(jié) ７５
習(xí)題 ７６
第４ 章。郑龋模 硬件描述語言 ７７
４. １　進(jìn)程語句 ７７
４. ２　賦值語句 ７８
４. ３　順序描述語句 ８０
４. ３. １。桑 語句 ８０
４. ３. ２。茫粒樱 語句 ８２
４. ３. ３。蹋希希 語句 ８３
４. ３. ４　ＮＥＸＴ 語句和ＥＸＩＴ 語句 ８４
４. ３. ５。祝粒桑 語句 ８５
４. ３. ６　ＲＥＴＵＲＮ 語句 ８６
４. ３. ７。危眨蹋 語句 ８７
４. ４　元件例化語句 ８７
４. ５　生成語句 ９０
４. ６　塊語句 ９１
４. ７　程序包和配置 ９３
４. ７. １　程序包 ９３
４. ７. ２　配置 ９４
４. ８　子程序 ９５
４. ８. １　過程 ９６
４. ８. ２　函數(shù) ９７
４. ９　其他語句 ９９
４. １０　常用設(shè)計(jì)舉例 １００
４. １０. １　結(jié)構(gòu)體的三種描述方式 １００
４. １０. ２　組合邏輯電路設(shè)計(jì) １０２
４. １０. ３　時(shí)序邏輯電路設(shè)計(jì) １０７
本章小結(jié) １１３
習(xí)題 １１３
第５ 章　有限狀態(tài)機(jī)設(shè)計(jì) １１４
５. １　概述 １１４
５. １. １　狀態(tài)機(jī)的特點(diǎn) １１４
５. １. ２　狀態(tài)機(jī)的分類 １１５
５. ２。郑龋模 狀態(tài)機(jī)的一般形式 １１６
５. ２. １　一般狀態(tài)機(jī)的結(jié)構(gòu) １１６
５. ２. ２　狀態(tài)機(jī)的設(shè)計(jì)流程 １１８
５. ２. ３　狀態(tài)機(jī)的狀態(tài)轉(zhuǎn)移圖描述 １１８
５. ２. ４　狀態(tài)機(jī)的狀態(tài)說明部分 １１９
５. ３。停铮铮颍 型狀態(tài)機(jī)的設(shè)計(jì) １２０
５. ３. １　單進(jìn)程Ｍｏｏｒｅ 型狀態(tài)機(jī) １２０
５. ３. ２　多進(jìn)程Ｍｏｏｒｅ 型狀態(tài)機(jī) １２２
５. ４。停澹幔欤 型狀態(tài)機(jī)的設(shè)計(jì) １２５
５. ５　狀態(tài)編碼 １２７
５. ５. １　順序編碼 １２７
５. ５. ２　枚舉類型編碼 １２８
５. ５. ３　狀態(tài)位直接輸出型編碼 １２８
５. ５. ４　一位熱碼編碼 １２９
５. ６　安全狀態(tài)機(jī)設(shè)計(jì) １２９
５. ６. １　程序直接導(dǎo)引法 １２９
５. ６. ２　狀態(tài)編碼檢測法 １３０
本章小結(jié) １３０
習(xí)題 １３０
第６ 章　ＶＨＤＬ 優(yōu)化設(shè)計(jì) １３２
６. １　資源優(yōu)化 １３２
６. １. １
展開全部
商品評論(0條)
暫無評論……
書友推薦
本類暢銷
編輯推薦
返回頂部
中圖網(wǎng)
在線客服