書馨卡幫你省薪 2024個(gè)人購書報(bào)告 2024中圖網(wǎng)年度報(bào)告
歡迎光臨中圖網(wǎng) 請 | 注冊
> >>
數(shù)學(xué)電子技術(shù)與應(yīng)用

數(shù)學(xué)電子技術(shù)與應(yīng)用

作者：李繼凱
出版社：科學(xué)出版社出版時(shí)間：2022-07-01
開本： 16開 頁數(shù)： 259
中 圖 價(jià):¥20.6(4.3折) 定價(jià)  ¥48.0 登錄后可看到會(huì)員價(jià)
加入購物車 收藏
運(yùn)費(fèi)6元，滿39元免運(yùn)費(fèi)
?新疆、西藏除外
溫馨提示：5折以下圖書主要為出版社尾貨，大部分為全新（有塑封/無塑封），個(gè)別圖書品相8-9成新、切口
有劃線標(biāo)記、光盤等附件不全詳細(xì)品相說明>>
本類五星書更多>

數(shù)學(xué)電子技術(shù)與應(yīng)用 版權(quán)信息

數(shù)學(xué)電子技術(shù)與應(yīng)用 內(nèi)容簡介

本書共分9章，主要內(nèi)容包括數(shù)字邏輯基礎(chǔ)、邏輯運(yùn)算與集成邏輯門電路、邏輯代數(shù)基礎(chǔ)、組合邏輯電路、觸發(fā)器、時(shí)序邏輯電路、半導(dǎo)體存儲(chǔ)器和可編程邏輯器件、脈沖波形的產(chǎn)生與整形、數(shù)-模和模-數(shù)轉(zhuǎn)換器。

數(shù)學(xué)電子技術(shù)與應(yīng)用 目錄

版前言版前言第1章 數(shù)字邏輯基礎(chǔ)1.1 概述1.1.1 模擬信號(hào)與數(shù)字信號(hào)1.1.2 數(shù)字電路的優(yōu)點(diǎn)1.1.3 數(shù)字電路中1 和0 的表示方法1.2 數(shù)制1.2.1 常用數(shù)制1.2.2 不同數(shù)制間的轉(zhuǎn)換1.3 常用制代碼小結(jié)復(fù)題/span>第2章 邏輯運(yùn)算與集成邏輯門電路2.1 邏輯運(yùn)算2.1.13 種基本邏輯運(yùn)算2.1.2 復(fù)合邏輯運(yùn)算2.2 集成邏輯門電路2.2.1 各種集成邏輯門電路系列簡介2.2.2 常用邏輯門2.2.3 其他形式邏輯門2.3 邏輯門電路的主要電氣參數(shù)2.4 邏輯門電路使用中的幾個(gè)實(shí)際問題2.4.1 CMOS集成電路的主要特點(diǎn)和使用注意事項(xiàng)2.4.2 TTL電路與CMOS電路的接口2.4.3 門電路帶負(fù)載時(shí)的接口電路2.4.4 抗干擾措施小結(jié)復(fù)題/span>第3章 邏輯代數(shù)基礎(chǔ)3.1 邏輯代數(shù)的公式與基本定理3.1.1 基本公式和常用公式3.1.2 基本定理3.2 邏輯函數(shù)及其表示方法3.2.1 邏輯函數(shù)及其表示方法3.2.2 邏輯函數(shù)幾種常用表示方法之間的相互轉(zhuǎn)換3.2.3 邏輯函數(shù)的兩種標(biāo)準(zhǔn)形式3.2.4 邏輯函數(shù)形式的變換3.3 邏輯函數(shù)的化簡3.3.1 公式法化簡3.3.2 卡諾圖法化簡3.3.3 具有無關(guān)項(xiàng)的邏輯函數(shù)及其化簡小結(jié)復(fù)題/span>第4章 組合邏輯電路4.1 組合邏輯電路的特點(diǎn)能描述方法4.2 組合邏輯電路的分析4.3 組合邏輯電路的設(shè)計(jì)4.4 常用中規(guī)模組合邏輯電路4.4.1 編碼器4.4.2 譯碼器4.4.3 數(shù)據(jù)選擇器4.4.4 數(shù)值比較器4.4.5 加法器4.5 *組合邏輯電路中的競爭一冒險(xiǎn)4.5.1 競爭—冒險(xiǎn)及其產(chǎn)生的原因4.5.2 競爭一冒險(xiǎn)的識(shí)別4.5.3 競爭一冒險(xiǎn)的消除方法小結(jié)復(fù)題/span>第5章 觸發(fā)器5.1 觸發(fā)器的基本特點(diǎn)及分類5.2 觸發(fā)器的邏能及其描述方法5.2.1 RS觸發(fā)器5.2.2 JK觸發(fā)器5.2.3 D觸發(fā)器5.2.4 T與T1 觸發(fā)器5.3 觸發(fā)器的觸發(fā)方式5.3.1 觸發(fā)5.3.2 脈沖觸發(fā)5.3.3 邊沿觸發(fā)5.4 集成觸發(fā)器5.4.1 集成JK觸發(fā)器5.4.2 集成D觸發(fā)器5.5 觸發(fā)器邏能的轉(zhuǎn)換5.6 觸發(fā)器的動(dòng)態(tài)特5.7 RS鎖存器小結(jié)復(fù)題/span>第6章 時(shí)序邏輯電路6.1 時(shí)序邏輯電路的特點(diǎn)能描述6.2 時(shí)序邏輯電路的分析6.3 時(shí)序邏輯電路的設(shè)計(jì)6.4 常用中規(guī)模時(shí)序邏輯電路6.4.1 寄存器6.4.2 器小結(jié)復(fù)題/span>第7章 半導(dǎo)體存儲(chǔ)器和可編程邏輯器件7.1 概述7.2 半導(dǎo)體存儲(chǔ)器7.2.1 存取存儲(chǔ)器7.2.2 只讀存儲(chǔ)器7.2.3 半導(dǎo)體存儲(chǔ)器的應(yīng)用7.3 可編程邏輯器件7.3.1 可編程邏輯器件的基本概念7.3.2 可編程邏輯陣列7.3.3 可編程陣列邏輯7.3.4 通用陣列邏輯7.3.5 復(fù)雜可編程邏輯器件7.3.6 現(xiàn)場可編程門陣列7.3.7 PLD的編程及硬件描述語言小結(jié)復(fù)題/span>第8章 脈沖波形的產(chǎn)生與整形8.1 矩形脈沖及主要參數(shù)8.2 施密特觸發(fā)電路8.2.1 施密特觸發(fā)電路的工作特點(diǎn)8.2.2 施密特觸發(fā)電路的應(yīng)用8.3 單穩(wěn)態(tài)觸發(fā)電路8.3.1 集成單穩(wěn)態(tài)觸發(fā)電路8.3.2 單穩(wěn)態(tài)觸發(fā)電路的應(yīng)用8.4555 定時(shí)器及其應(yīng)用8.4.1555 定時(shí)器的電路結(jié)構(gòu)能8.4.2555 定時(shí)器構(gòu)成的施密特觸發(fā)電路8.4.3555 定時(shí)器組成的單穩(wěn)態(tài)觸發(fā)電路8.4.4555 定時(shí)器組成的多諧振蕩器小結(jié)復(fù)題/span>第9章 數(shù)一模和模一數(shù)轉(zhuǎn)換器9.1 概述9.2 D／A轉(zhuǎn)換器9.2.1 倒T形電阻網(wǎng)絡(luò)DAC9.2.2 權(quán)電流型DAC9.2.3 集成DAC芯片及其應(yīng)用9.2.4 DAC的主要技術(shù)指標(biāo)9.2.5 DAC芯片的選用方法9.3 A／D轉(zhuǎn)換器9.3.1 A／D轉(zhuǎn)換的一般過程9.3.2 逐次型ADC9.3.3 雙積分型ADC9.3.4 常用集成ADC芯片及其典型應(yīng)用9.3.5 ADC的主要技術(shù)指標(biāo)小結(jié)復(fù)題/span>附錄附錄A ASCII碼附錄B 基本邏輯門電路圖形符號(hào)對(duì)照表考答案參考文獻(xiàn)
展開全部
商品評(píng)論(0條)
暫無評(píng)論……
書友推薦
本類暢銷
編輯推薦
返回頂部
中圖網(wǎng)
在線客服